かつて世界の半導体シェアの過半数を握りながらも、微細化競争から脱落しロジック半導体の先端領域で周回遅れとなっていた日本。その復権を賭けた国家的フラッグシッププロジェクトが、2022年に設立された「Rapidus（ラピダス）」です。
北海道千歳市の製造拠点「IIM-1（Innovative Integration for Manufacturing-1）」では、2025年春のパイロットライン立ち上げ、そして2027年の2nm（ナノメートル）最先端ロジック半導体量産という、極めて野心的なロードマップが進行しています。
米IBMからのナノシート（GAA）技術移転、日本初となるASML製EUV露光装置の搬入、そして従来のメガファウンドリとは一線を画す「全工程枚葉式RUMS（製造サービス）」。
本記事では、ラピダスが掲げる革新的アーキテクチャの全貌と、世界最短とされる「TAT（ターンアラウンドタイム）50日」の実現性、そして最大の関門である「歩留まり（Yield）の壁」を技術・ビジネスの両面から徹底検証します。
なぜ「2nm」なのか？IBM技術移転とナノシート（GAA）構造の核心
現在、世界の最先端半導体市場は3nm世代から2nm世代への移行期に突入しています。ラピダスが既存のレガシーノードを飛び越え、いきなり「2nm」での参入を決断した背景には、トランジスタ構造における歴史的なパラダイムシフトがあります。
FinFETからGAA（ナノシート）へのパラダイムシフト
3nm世代までの主役だった「FinFET（フィンフェット）」構造は、基板上にヒレ（Fin）状のチャネルを立て、その3面をゲートで覆うことで高い電流制御を実現していました。しかし、回路幅が数ナノメートルに縮小するにつれ、ゲート直下の短チャネル効果による「電流リーク（漏れ電流）」と発熱が物理的限界に達しました。
これを打破するのが、次世代アーキテクチャ「GAA（Gate-All-Around：全周囲ゲート）」、とりわけシート状のチャネルを水平に積層する「ナノシート構造」です。
- 4面すべての完全被覆：チャネルの上下左右すべてをゲート材料で包み込むため、電流のON/OFF制御性が劇的に向上。
- 極限の省電力性と駆動電流：シートの幅を可変設計することで、AI処理に不可欠なハイパフォーマンス駆動と超低消費電力を両立。
米IBM Albany NanoTechからの技術移転と日米連携の意義
日本には2nmの設計・微細加工実績がありませんでした。その致命的なギャップを埋めたのが、世界で初めて2nm GAAテストチップの開発に成功していた米IBMとの強力なパートナーシップです。
ニューヨーク州アルバニーにある「Albany NanoTech Complex」へ、ラピダスの若手・ベテラン技術者ら100名以上が派遣され、基礎物理から製造レシピに至るコアノウハウを直接吸収しました。この日米連携によって、ゼロからの基礎研究をショートカットし、わずか数年で実動テストチップの動作確認へと到達することが可能になったのです。
国内初導入！EUV露光装置がもたらす超微細加工のリアリティ
2nmプロセスにおいて、回路をシリコンウェーハ上に焼き付けるリソグラフィ工程の心臓部となるのが、オランダASML社製の「EUV（Extreme Ultraviolet：極端紫外線）露光装置」です。
| 項目 | 従来のArF液浸露光 | 最先端 EUV露光（ラピダス導入） |
|---|---|---|
| 光の波長 | 193 nm | 13.5 nm（約14分の1に短縮） |
| パターニング手法 | 複数回露光（マルチパターニング必須） | 単一露光で微細パターンの形成が可能 |
| マスク枚数・工程数 | 膨大（マスクずれ・欠陥リスク大） | マスク枚数を半減・工程を大幅簡素化 |
| 装置価格（1台あたり） | 数十億円〜 | 300億〜400億円超 |
| 量産対応ノード | 7nm付近が実質限界 | 5nm / 3nm / 2nm〜次世代 |
波長13.5nmの衝撃：なぜEUVなしに2nmは不可能なのか
波長193nmのArFレーザー光では、2nm世代の超微細ピッチを解像することが物理的に不可能です。過去にはマルチパターニング（露光を3回・4回と重ねる手法）で対処していましたが、工程数の激増によるコスト爆発と位置合わせエラー（アライメント不良）が限界を迎えていました。
波長が13.5nmと軟X線領域に極めて近いEUV光を採用することで、1回の露光でシャープなナノシートパターンを描画でき、ウェーハ欠陥率の抑制とプロセスの簡素化が実現します（関連：中国EUV開発の現実と歩留まりの壁）。
北海道千歳「IIM-1」への装置搬入とクリーンルーム立ち上げ
2024年末から2025年にかけ、北海道千歳市のIIM-1クリーンルームへ国内初となる商業用EUV露光装置の搬入・据え付けが進められました。
EUV露光は超高真空中での光制御が必須であり、微小な振動や温度変化、分子レベルの有機汚染物質さえも許されません。装置導入に加え、信越化学工業や東京応化工業などのレジスト（感光材）、JSRなどの材料メーカー、大日本印刷やTOPPANのフォトマスクなど、「世界最強の日本の半導体素材エコシステム」が千歳に結集している点が、ラピダスの強力な土台となっています。
TSMCと真っ向勝負しない「枚葉式RUMS」：TAT 50日短縮のアーキテクチャ
ラピダスが最も世界から注目されているのは、単に2nmを作ることではなく、その「作り方（マニュファクチャリング・アーキテクチャ）」にあります。
バッチ式から「完全枚葉式（Single-Wafer）」への大転換
従来の半導体工場では、酸化や成膜、熱処理などの工程において、ウェーハ25枚〜100枚を大型の炉（ファーネス）に入れて数時間〜数十時間かけて一括加熱する「バッチ式」が主流でした。大量生産におけるスループット（時間あたり処理枚数）を最大化するためです。
しかし、バッチ式には以下の重大な弱点があります：
- 前後の工程でウェーハがロット単位で待機するため、全体の製造期間（TAT）が数ヶ月に長期化する。
- 1つの炉でトラブルが生じると、ロット内の全ウェーハが同時に不良品化する。
ラピダスは、前工程の主要装置をすべて「枚葉式（ウェーハを1枚ずつ搬送・処理する方式）」へと統一しました。1枚ごとにリアルタイムなインライン計測（厚み、線幅、欠陥）を実施し、異常があれば即座にAIが後続の処理条件を補正（フィードフォワード制御）します。
RUMS（Rapid and Unified Manufacturing Service）とTAT 50日の衝撃
この完全枚葉化を中核に据えた事業モデルが「RUMS（ラムズ：Rapid and Unified Manufacturing Service）」です。
通常、TSMCなどの巨大ファウンドリで先端チップを発注すると、設計完了から試作ウェーハが手元に届くまで100日〜150日を要します。ラピダスはこれをわずか50日程度（約3分の1）へと短縮することを目指しています。
生成AIのモデル進化が数ヶ月単位で加速する現代において、GAFAMなどのハイパースケーラーやAIスタートアップにとって「開発した独自アクセラレータ（ASIC）を誰よりも早く市場に投入できる」というスピードの価値は計り知れません。ラピダスはiPhoneのような年間数億台の巨大ボリュームを追わず、「超短納期・高付加価値なカスタムAIチップ製造」という独自のブルーオーシャンを狙っているのです。
直面する最大の関門：「歩留まり（Yield）」の壁と量産化の経済性
技術的ロードマップが明確である一方、半導体業界の専門家が最も注視しているのが「歩留まり（良品率）」と「商業採算性」のハードルです。
未踏の2nmで商業用歩留まりを達成できるか？
研究開発用のクリーンルームで数枚のチップを完璧に動作させること（試作成功）と、毎月数万枚のウェーハを流して90%以上の歩留まりを維持すること（商業量産）の間には、「死の谷」とも呼べる圧倒的な隔たりが存在します。
TSMCは30年以上にわたり、世界中の顧客から膨大な不良解析データを吸い上げ、歩留まり改善のアルゴリズムと製造ノウハウを蓄積してきました。製造実績がゼロの状態から立ち上がるラピダスが、AIやデジタルツインを駆使したとしても、ナノシート特有の微細欠陥やEUV露光のバラつきをどこまで短期間で収束させられるかが最大の関門です。
莫大な設備投資（CAPEX）と顧客獲得の勝算
最先端半導体工場の建設には、1棟あたり数兆円の投資が不可欠です。ラピダスにはこれまでに日本政府（経産省・NEDO）から1兆円近い支援が決定していますが、2027年の商業量産までには累計で約5兆円の資金が必要と試算されています。
民間金融機関からの融資や民間出資を集めるためには、「実際に誰が顧客になるのか」という確実なコミットメントが欠かせません。国産スーパーコンピュータやソブリンAI向けチップ（参照：国産2nm CPU「FUJITSU-MONAKA」の全貌）をはじめ、国内外の有力AI半導体ベンチャーをパイロットライン段階からどれだけ巻き込めるかが成功の鍵を握ります。
まとめ：ラピダスが切り拓く先端ロジック半導体国産化の未来
ラピダスの挑戦は、かつての護送船団方式による「日の丸半導体のリベンジ」ではありません。
- GAAナノシートによる物理限界の突破（IBMとの日米連携）
- EUV露光の国内導入と強靭な素材サプライチェーンの活用
- 完全枚葉式RUMSによる「TAT 50日」というアジャイルな差別化戦略
量産歩留まりの確立や資金調達といった難関は山積していますが、2025年春のパイロットライン稼働は、日本の産業基盤とソブリンAI（主権AI）の未来を決定づける歴史的な試金石となります。世界最先端のシリコンを自国で生み出すエコシステムが再構築されるのか、その進捗から目が離せません。
よくある質問
ラピダスが採用する「ナノシート（GAA）」と従来のFinFETは何が違いますか？
FinFETはヒレ状のチャネルの3面をゲートで覆う構造ですが、2nm以下の極微細化ではリーク電流の制御が困難になります。ナノシート（GAA）は細い板状のチャネルの周囲全体（4面すべて）をゲートで覆うため、電流制御性が格段に高まり、省電力化とスイッチング速度の大幅な向上が可能になります。
なぜTSMCと同じ大量生産（メガファウンドリ）モデルをとらないのですか？
既にTSMCが圧倒的な生産規模とコスト競争力（規模の経済）を握っているため、同じ土俵で競うのは極めて困難です。ラピダスは「少量多品種」「完全枚葉式による超短TAT（50日）」「設計から後工程までのワンストップ（RUMS）」という高付加価値・高スピードのカスタム半導体製造に特化することで差別化を図っています。
パイロットラインの稼働と量産のスケジュールはどうなっていますか？
2025年4月に北海道千歳市のIIM-1工場でパイロットライン（試作ライン）を立ち上げ、2nmの試作チップ製造・検証を開始します。その後、歩留まり向上と顧客製品のテストを経て、2027年の商業量産開始を目指しています。